12 月 6 日消息,博通当地时间昨日宣布推出行业首个 3.5D F2F 封装技术 3.5D XDSiP 平台。3.5D XDSiP 可在单一封装中集成超过 6000mm2 的硅芯片和多达 12 个 HBM 内存堆栈,可满足大型 AI 芯片对高性能低功耗的需求。
射频微波器件采购网(www.ic-king.com)专注整合国内外厂商的现货渠道,实时查询射频微波器件代理商的真实库存,提供合理的行业价格,放心采购射频微波器件,是国内专业的射频微波芯片采购平台。
具体来看,博通的 3.5D XDSiP 在 2.5D 封装之外还实现了上下两层芯片顶部金属层的直接连接(即 3D 混合铜键合),同时具有最小的电气干扰和卓越的机械强度。
这一“面对面”的连接方式相比传统“面对背”式芯片垂直堆叠拥有 7 倍的信号密度,最大限度减少了 3D 芯片堆栈中各组件间的延迟,相较平面芯片间 PHY 接口功耗大幅降低九成,实现了更小的中介层和封装尺寸,从而在节省成本的同时还改善了大面积封装的翘曲问题。
博通公司高级副总裁兼 ASIC 产品部总经理 Frank Ostojic 表示:
先进的封装对于下一代 XPU 集群至关重要,因为我们已经达到了摩尔定律的极限。 通过与客户密切合作,我们在台积电和 EDA 合作伙伴的技术和工具基础上创建了 3.5D XDSiP 平台。 通过垂直堆叠芯片元件,博通的 3.5D 平台使芯片设计人员能够为每个元件搭配合适的制造工艺,同时缩小中介层和封装尺寸,从而显著提高性能、效率和成本。
台积电业务开发、全球业务资深副总经理兼副共同营运长张晓强表示:
在过去几年中,台积电与博通紧密合作,将台积电最先进的逻辑制程和 3D 芯片堆叠技术与博通的设计专长相结合。 我们期待着将这一平台产品化,以实现 AATOP代理I 创新和未来增长。
博通表示,其大多数“消费级 AI 客户”已采用3.5D XDSiP 平台技术,正在开发的 3.5D 产品已达 6 款,将于 2026 年 2 月开始生产出货。其中富士通已明确将在其 2nm 制程 Arm 服务器处理器 FUJITSU-MONAKA 使用这一平台。
▲ 博通官网展示的六个 3.5D XDSiP 案例富士通的 FUJITSU-MONAKA 应该对应 #4
- 高通挖角英特尔至强架构师!服务器 CPU 研发加速,挑战 AMD EPYC 霸权
- 马瑞利发布最新创新电池管理系统解决方案,行业新突破
- 英飞凌携手 RT-Labs 推进工业通信协议集成,助力工业自动化升级
- 中芯国际破纪录:年收入逼近 600 亿 14nm 及以上制程占比超 70%
- 三安意法重庆厂通线!8 英寸碳化硅晶圆量产,年产能达 24 万片
- Altera FPGA 突破创新边界,加速智能边缘领域蓬勃发展
- 中船海神携手云深处,全球首款急救机器人亮相带来救援革新
- 国家超算开放 DeepSeek:API 接口免费三个月 算力资源普惠化
- 恩智浦 Matter 解决方案赋能智能家居!能源管理效率提升 40%,支持跨品牌互联
- 国产 1700V GaN 器件进一步打开应用端市场,前景如何?
- 魔法原子发布多产品及战略,开启具身智能新范式
- 宇树科技机器狗出圈:全球抢人扩产能 订单量同比增长 300%
- 嵌入式 > FPGA(现场可编程门阵列)(集成电
- RFI 和 EMI - 屏蔽和吸收材料(射频和无线)
- 片式电阻器 - 表面贴装(电阻器)
- RFID 天线(射频和无线)
- 巴伦转换器 ,平衡-不平衡转换器(射频和无
- 开关配件(开关)
- 嵌入式 > FPGA(现场可编程门阵列)(集成电
- RF 天线(射频和无线)
- RF 天线(射频和无线)
- 逻辑 > 缓冲器,驱动器,接收器,收发器(集
- 同轴连接器(射频) > 同轴连接器(RF)配件
- 白色 LED 照明(光电器件)
